DARPA转向安全芯片设计
美国军方正在通过在芯片设计阶段嵌入防御措施来加强保护半导体及其电子供应链的努力。自动化工作还解决了确保硬件开发安全的高成本和复杂性，以及当前缺乏面向安全的芯片设计工具的问题。
美国国防高级研究计划局(DARPA)本周宣布了一对团队，以加强其安全芯片设计计划。具有多年历史的安全芯片自动实施(AISS)程序还可以帮助芯片体系结构指定性能约束，同时自动执行可以确保整个设备生命周期的防御措施设计。
由EDA工具专家Synopsys(NASDAQ：SNPS)和Northrop Grumman(NYSE：NOC)领导的团队将开发基于Arm的体系结构，该体系结构包含用于防御攻击和供应链威胁(例如芯片反向工程)的“安全引擎”。一个可升级的平台将提供军事计划人员认为从管理部署到报废的芯片所需的基础设施。
AISS于2019年4月推出，旨在平衡安全和经济方面的考虑因素，以保护IC设计过程以及芯片供应链。
除Arm之外，Synopsys团队还包括航空航天巨头波音(NYSE：BA)，佛罗里达大学网络安全研究所，德克萨斯农工大学，加利福尼亚大学圣地亚哥分校和英国的嵌入式分析供应商UltraSoC。
诺斯罗普·格鲁曼(Northrop Grumman)领导着一个由IBM(NYSE：IBM)，阿肯色大学和佛罗里达大学组成的团队。
竞争的“安全引擎”方法将解决芯片漏洞，例如边信道攻击，硬件木马，逆向工程和供应链漏洞。边信道攻击包括跟踪设备功耗，以作为窃取加密密钥的一种手段。
在稍后的阶段，Synopsys团队将寻求利用EDA工具将其安全引擎集成到SoC平台中。该方法将结合使用Arm，Synopsys和UltraSoC的商业知识产权在DARPA计划下开发的“安全感知” EDA工具。
然后，芯片设计人员将为AISS工具指定功率，面积，速度和安全性的关键约束。计划官员说，这些工具将“根据应用目标自动生成最佳实施方案”。
DARPA计划的Serge Leef表示：“ AISS计划的最终目标是将从架构到经过安全加固的[寄存器传输级别]的时间表从一年缩短到一周，并以大大降低的成本实现。” AISS经理。
AISS致力于自动化将“可扩展防御机制”集成到芯片设计中的过程。该机构补充说，这种自动化功能将帮助设计师确定成本与安全性之间的权衡，同时提高生产率。
芯片设计工作的推动力之一是物联网设备的激增。不安全的芯片已成为黑客探寻网络边缘芯片漏洞的诱人目标。同时，由于成本，复杂性和缺乏面向安全性的设计工具，嵌入式对策的部署已经放缓。这些工具还必须与半导体IP集成，包括由诸如Arm和其他IP供应商之类的芯片知识产权供应商进行的设计。
标签： DARPA